1、Vivado导出FPGA芯片pin delay方法如下：

基本语句：

1.link_design -part + FPGA型号                  

2.write_csv pindelay.csv

最近在绘制ZYNQ7100的核心板，可以直接在vivado 的TCL界面输入，

link_design -part xc7z100ffg900-2

write_csv pindelay.csv

最终会得到一个EXCEL表格。

2、将pin delay信息添加至AD软件

先对pin delay延时值求平均，之后再将ps*5.9转换成mil，这里相当于是PCB上的5.9mil走线长度延时约为1ps。

在AD软件的原理图中点击对应引脚，添加pin delay信息。